سلام حسام جان
راستش من خودم Verilog كار نكردم ولي ميدونم كه VHDL از Verilog جديدتره و ساخته شده تا محدوديتهاي Verilog رو ازبين ببره و ساده تر باشه. با اين حال از اونجايي كه من خودم Verilog كار نكردم نميتونم با هم مقايسشون كنم.
در مورد زبان ABEL هم بايد بگم كه يكي از زبانهاي HDL ه كه حالا ديگه كمتر مورد استفاده قرار ميگيره.
در مورد كتاب هم من با
[Dear Guest/Member you can't see link before replyclick here to register]شرو كردم كه خيلي كتاب جالبيه و درموردش هم تو بخش دانلود كتاب توضيح دادم. قواعد و قوانينش رو پيشنهاد ميكنم با اين كتاب شرو كن. چند وقت ديگه هم ميخوام چنتا كتاب جديد معرفي كنم كه فقط تمرين براي FPGA هست (بايد بگردم تا پيداشون كنم). بهرحال سريعتر پرينتش كن و شرو كن به خوندنش.